## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-197349

(43)Date of publication of application: 14.07.2000

(51)Int.CI.

HO2M 3/155

(21)Application number: 10-366501

(71)Applicant: FUJITSU LTD

(22)Date of filing:

24.12.1998


(72)Inventor: KITAGAWA KIYONARI

#### (54) DC-TO-DC CONVERTER CIRCUIT

## (57)Abstract:

PROBLEM TO BE SOLVED: To provide a DC/DC converter circuit for realizing DC/DC conversion by turning on/turning off the input voltage, in which the high conversion efficiency is realized, while supplying a low voltage.

SOLUTION: A DC/DC converter circuit is provided with a level shift circuit to generate the voltage lower than the input voltage by the specified value, a power supply generating circuit to generate the floating power supply having the magnitude of one half of the difference between the input voltage and the output voltage of the level shift circuit, a capacitor to achieve the charge—up by the floating power supply generated by the power supply generating circuit, and a driver circuit 30 to supply the drive voltage to be generated by the charging voltage of the capacitor to a main switching element Q1 according to the action control signal, and to supply the floating power supply generated by the power supply generating circuit to the main switching element Q1 as the drive voltage.



## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁(JP)

3/155

# (2)公開特許公報 (A)

(11)特許出願公開番号

特開2000-197349A)

(43)公開日 平成12年7月14日(2000.7.14)

(51) Int. C1.7 H 0 2 M 識別記号

F I H O 2 M

3/155

テ-マコード(参考)

H 5H730

審査請求 未請求 請求項の数13

OL

(全14頁)

(21)出願番号

特願平10-366501

(22)出願日

平成10年12月24日(1998.12.24)

(71)出願人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中4丁目1番1

号

(72)発明者 喜多川 ▲聖▼也

神奈川県川崎市中原区上小田中4丁目1番1

号 富士通株式会社内

(74)代理人 100095072

弁理士 岡田 光由 (外1名)

Fターム(参考) 5H730 AA14 BB13 BB57 DD02 DD04


EE10 EE14 FG05 VV01


#### (54) 【発明の名称】 DC-DCコンバータ回路

## (57)【要約】

【課題】本発明は、入力電圧をオンオフすることでDC-DC変換を実行するDC-DCコンバータ回路に関し、低い電圧の供給を可能にしつつ、高い変換効率を実現するDC-DCコンバータ回路の提供を目的とする。

【解決手段】入力電圧より規定の電圧低い電圧を生成するレベルシフト回路と、入力電圧とレベルシフト回路の出力電圧との差分値の大きさを持つフローティング電源を生成する電源生成回路と、電源生成回路の生成するフローティング電源によりチャージアップするコンデンサと、動作制御信号に応じて、コンデンサの充電電圧により生成される駆動電圧をメインスイッチング素子に供給したり、電源生成回路の生成するフローティング電源を駆動電圧としてメインスイッチング素子に供給するドライバ回路とを備えるように構成する。





### 【特許請求の範囲】

【請求項1】 動作制御信号に応じて入力電圧をオンオ フするメインスイッチング素子を備えることで、DC-DC変換を実行するDC-DCコンパータ回路におい

入力電圧より規定の電圧低い電圧を生成するレベルシフ

入力電圧と上記レベルシフト回路の出力電圧との差分値 の大きさを持つフローティング電源を生成する電源生成

上記電源生成回路の生成するフローティング電源により チャージアップするコンデンサと、

上記動作制御信号に応じて、上記コンデンサの充電電圧 により生成される駆動電圧をメインスイッチング素子に 供給するドライバ回路とを備えることを、

特徴とするDC-DCコンバータ回路。

【請求項2】 動作制御信号に応じて入力電圧をオンオ フするメインスイッチング素子を備えることで、DC-DC変換を実行するDC-DCコンパータ回路におい τ.

入力電圧より規定の電圧低い電圧を生成するレベルシフ ト回路と、

入力電圧と上記レベルシフト回路の出力電圧との差分値 の大きさを持つフローティング電源を生成する電源生成 回路と、

上記動作制御信号に応じて、上記電源生成回路の生成す るフローティング電源を駆動電圧としてメインスイッチ ング素子に供給するドライバ回路とを備えることを、 特徴とするDC-DCコンバータ回路。

路において、

メインスイッチング素子とは逆動作モードでオンオフ動 作する同期整流型スイッチング素子が設けられるときに 備えられて、メインスイッチング素子の動作制御信号に 応じて、電源生成回路の生成するフローティング電源を 駆動電圧として該同期整流型スイッチング素子に供給す る第2のドライバ回路を備えることを、

特徴とするDC-DCコンバータ回路。

【請求項4】 請求項1又は2記載のDC-DCコンバ ータ回路において、

メインスイッチング素子とは逆動作モードでオンオフ動 作する同期整流型スイッチング素子が設けられるときに 備えられて、入力電圧とレベルシフト回路の出力電圧と の差分値の大きさを持つフローティング電源を生成する 第2の電源生成回路と、

上記同期整流型スイッチング素子が設けられるときに備 えられて、メインスイッチング素子の動作制御信号に応 じて、上記第2の電源生成回路の生成するフローティン グ電源を駆動電圧として上記同期整流型スイッチング素 子に供給する第2のドライバ回路とを備えることを、

特徴とするDC-DCコンパータ回路。

【請求項5】 請求項1、2又は3記載のDC-DCコ ンパータ回路において、

電源生成回路の生成するフローティング電源を、メイン スイッチング素子の動作制御信号を生成する回路の電源 として用いるように構成されることを、

特徴とするDC-DCコンバータ回路。

【請求項6】 請求項1、2又は3記載のDC-DCコ ンバータ回路において、

10 電源生成回路が、

> 入力電圧とレベルシフト回路の出力電圧とを入力とし て、規定の発振信号に従って開閉動作するスイッチと、 該スイッチが閉成するときに充電動作するコンデンサと を有する第1のキャパシタ回路と、

> 上記第1のキャパシタ回路の充電電圧を入力として、上 記発振信号に従って上記スイッチとは逆動作モードで開 閉動作するスイッチと、該スイッチが閉成するときに充 電動作するコンデンサとを有する第2のキャパシタ回路 とを備えることを、

20 特徴とするDC-DCコンバータ回路。

【請求項7】 請求項6記載のDC-DCコンパータ回 路において、

発振信号として、メインスイッチング素子の動作制御信 号を用いるように構成されることを、

特徴とするDC-DCコンバータ回路。

請求項4記載のDC-DCコンパータ回 【請求項8】 路において、

電源生成回路か第2の電源生成回路の生成するフローテ ィング電源を、メインスイッチング素子の動作制御信号 【請求項3】 請求項1記載のDC-DCコンバータ回 30 を生成する回路の電源として用いるように構成されるこ

特徴とするDC-DCコンバータ回路。

【請求項9】 請求項4記載のDC-DCコンパータ回 路において、

電源生成回路と第2の電源生成回路のそれぞれが、 入力電圧とレベルシフト回路の出力電圧とを入力とし て、規定の発振信号に従って開閉動作するスイッチと、 該スイッチが閉成するときに充電動作するコンデンサと を有する第1のキャパシタ回路と、

上記第1のキャパシタ回路の充電電圧を入力として、上 記発振信号に従って上記スイッチとは逆動作モードで開 閉動作するスイッチと、該スイッチが閉成するときに充 電動作するコンデンサとを有する第2のキャパシタ回路 とを備えることを、

特徴とするDC-DCコンバータ回路。

【請求項10】 請求項9記載のDC-DCコンパータ 回路において、

発振信号として、メインスイッチング素子の動作制御信 号を用いるように構成されることを、

50 特徴とするDC-DCコンパータ回路。

30

請求項1~10に記載されるいずれか 【請求項11】 のDC-DCコンパータ回路において、

レベルシフト回路が、入力電圧より規定の電圧低い複数 の電圧を生成可能とする構成を採って、その内の外部か ら指示される電圧を生成することを、

特徴とするDC-DCコンバータ回路。

【請求項12】 ドレイン端子が入力電圧側に接続さ れ、ソース端子が負荷側に接続されて、動作制御信号に 応じて入力電圧をオンオフするNチャネルMOSFET を備えることで、DC-DC変換を実行するDC-DC 10 コンバータ回路において、

入力電圧より規定の電圧低い電圧を生成するレベルシフ ト回路と、

入力電圧と上記レベルシフト回路の出力電圧とに応じて 入力側コンデンサを充電し、それに続けて、該入力側コ ンデンサの電荷を別に用意される出力側コンデンサに移 していくことを繰り返していくことで、フローティング 電源を生成する電源生成回路と、

上記電源生成回路とNチャネルMOSFETのソース端 子との間に設けられて、上記電源生成回路の生成するフ ローティング電源によりチャージアップする駆動用コン デンサと、

上記動作制御信号に応じて、NチャネルMOSFETの ソース電圧に上記駆動用コンデンサの充電電圧を加えた 電圧を、NチャネルMOSFETのゲート端子に供給す るドライバ回路とを備えることを、

特徴とするDC-DCコンパータ回路。

【請求項13】 ドレイン端子が入力電圧側に接続さ れ、ソース端子が負荷側に接続されて、動作制御信号に 応じて入力電圧をオンオフするNチャネルMOSFET を備えることで、DC-DC変換を実行するDC-DC コンパータ回路において、

入力電圧より規定の電圧低い電圧を生成するレベルシフ ト回路と、

入力電圧と上記レベルシフト回路の出力電圧とに応じて 入力側コンデンサを充電し、それに続けて、該入力側コ ンデンサの電荷を別に用意される出力側コンデンサに移 していくことを繰り返していくことで、フローティング 電源を生成する電源生成回路と、

上記動作制御信号に応じて、上記電源生成回路の持つ上 40 記出力側コンデンサの充電電圧を、NチャネルMOSF ETのゲート端子に供給するドライバ回路とを備えるこ とを、

特徴とするDC-DCコンパータ回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、入力電圧をオンオ フすることでDC-DC変換を実行するDC-DCコン パータ回路に関し、特に、低い電圧の供給を可能にしつ に関する。

【0002】ノートPCなどの電池駆動型装置では、A Cアダプタや乾電池などの電圧を負荷が必要とする電圧 に変換するDC-DCコンバータ回路を実装している。 この電池駆動型装置の実用性を高めていくためには、D C-DCコンパータ回路の変換効率を高めていく必要が ある。

[0003]

【従来の技術】ノートPCなどの電池駆動型装置に実装 されるDC-DCコンバータ回路では、PWM制御を行 うスイッチングレギュレータを用いて変換効率をできる だけ高くなるようにしている。

【0004】このDC-DCコンバータ回路のスイッチ ング素子として、NチャネルMOSFETを用いること が多い。これは、PチャネルMOSFETよりもNチャ ネルMOSFETの方が、オン抵抗が低く、価格が安 く、製品ラインアップが充実しているなどのメリットが あるからである。

【0005】しかしながら、NチャネルMOSFETを オンさせるためには、ゲート電圧をソース電圧よりも高 くしなければならず、電力ラインのオンオフでは、その 電カラインよりも高い電圧をMOSFETのゲートに印 加しなければならない。

【0006】これを実現するために、従来技術では、図 14に示すように、PWM制御回路100の発振するP WM制御信号に応じて、NチャネルMOSFETで構成 されるメインスイッチング素子Q1をオンオフすること でDC-DC変換を実行する構成を採るときにあって、 入力電圧を入力として規定の電圧を生成する安定化回路 200と、安定化回路200とメインスイッチング素子 Q1のソースとの間に設けられて、ダイオードDc を介 して供給される安定化回路200の電圧によりチャージ アップするコンデンサCcと、図15に示すような回路 構成に従い、PWM制御回路100の発振するPWM制 御信号に応じて、コンデンサCc の電圧かメインスイッ チング素子Q1のソース電圧のいずれか一方を選択し て、メインスイッチング素子Q1のゲートに入力するド ライバ回路300とを備える構成を採っている。

【0007】ここで、フライホイールダイオードDd は、メインスイッチング素子Q1がオフしているとき に、接地からインダクタンスしに流れる電流の経路を確 保するために設けられている。

【0008】この構成に従い、PWM制御信号に応じ て、ドライバ回路300がソース電圧を選択してゲート に入力することでメインスイッチング素子Q1がオフし ている間に、コンデンサCc がチャージアップし、これ に続けて、PWM制御信号に応じて、ドライバ回路30 OがコンデンサCc の電圧を選択してゲートに入力する ときに、ゲートにソース電圧よりもコンデンサCc の電 つ、高い変換効率を実現するDC-DCコンパータ回路 50 圧だけ高い電圧が入力されることで、メインスイッチン

40

5

グ素子Q1がオンすることになる。

【0009】このようにして、従来技術では、安定化回 路200とメインスイッチング素子Q1のソースとの間 に設けられて、安定化回路200の電圧によりチャージ アップするコンデンサCc を使って、NチャネルMOS FETをオンさせるためには必要となるゲート電圧を生 成するように処理している。

【0010】また、図16に示すような従来技術も用い られている。この従来技術では、DC-DCコンパータ 回路の出力電圧が所定の電圧 Vref に到達した後には、 コンデンサCc をDC-DCコンバータ回路の出力電圧 でチャージアップするという構成を採っている。

【0011】すなわち、DC-DCコンパータ回路の出 力電圧が所定の電圧 Vref 以下であるときにハイレベル を出力し、所定の電圧Vref 以上となるときにローレベ ルを出力するコンパレータ回路400と、コンパレータ 回路400がローレベルを出力するときに、DC-DC コンパータ回路の出力電圧をコンデンサCc に接続する PチャネルMOSFETで構成されるスイッチング素子 Q3と、コンパレータ回路400の反転出力端子がハイ 20 レベルを出力するときに、安定化回路200とコンデン サCc との間の接続を切断するPチャネルMOSFET で構成されるスイッチング素子Q4とを備えることで、 DC-DCコンパータ回路の出力電圧が所定の電圧Vre 「に到達した後には、コンデンサCcをDC-DCコン バータ回路の出力電圧でチャージアップする構成を採っ ている。

【0012】ここで、図16に示す従来技術では、フラ イホイールダイオードDd の電圧降下よりもNチャネル MOSFETの電圧降下の方が小さいことで変換効率を 高くできることを考慮して、フライホイールダイオード Dd に代えて、NチャネルMOSFETで構成される同 期整流型スイッチング素子Q2を備える構成を採ってい

【0013】そして、PWM制御回路100の発振する PWM制御信号に従って、接地かスイッチング素子Q4 のドレイン電圧のいずれか一方を選択して、同期整流型 スイッチング素子Q2のゲートに入力するドライバ回路 500を備える構成を採って、PWM制御信号に応じて メインスイッチング素子Q1がオフするときには、スイ ッチング素子Q4のドレイン電圧を選択して同期整流型 スイッチング素子Q2のゲートに入力することで同期整 流型スイッチング素子Q2をオンさせ、PWM制御信号 に応じてメインスイッチング素子Q1がオンするときに は、接地を選択して同期整流型スイッチング素子Q2の ゲートに入力することで同期整流型スイッチング素子Q 2をオフさせる構成を採っている。

[0014]

【発明が解決しようとする課題】しかしながら、図14

6 失が大きいことで、変換効率が低下するという問題点が

【0015】すなわち、安定化回路200は、入力電圧 の大きさに依らずに規定の電圧を生成するものであり、 通常、リニアレギュレータで構成されている。このリニ アレギュレータの損失は、よく知られているように、 リニアレギュレータの損失=Vin×Iq+(Vin-Vou t) × I out

Vin : 入力電圧

: リニアレギュレータの消費電流 Ιq Vout : リニアレギュレータの出力電圧

I out : リニアレギュレータの出力電流

と表され、その損失が無視できず、DC-DCコンバー 夕回路の変換効率が低下するという問題点がある。この 問題点は、DC-DCコンパータ回路の出力電流が小さ くなるときに、リニアレギュレータの損失が相対的に大 きなものとなることで、一層大きなものとなる。

【0016】安定化回路200の損失は入力電圧を低下 させることで減少させることができるが、入力電圧を低 下させることにも限界がある。

【0017】すなわち、入力電圧≥NチャネルMOSF ETの駆動電圧+安定化回路の降下電圧という関係が成 立しなければならず、安定化回路200(リニアレギュ レータ)の降下電圧は通常 0.5 V 程度必要であることか ら、入力電圧を低下させることにも限界がある。従っ て、安定化回路200の損失はある程度以下に減少させ ることは不可能である。

【0018】一方、図16に示す従来技術は、DC-D Cコンバータ回路の出力電圧が立ち上がった後は安定化 回路200を使わないことから、安定化回路200の損 失によるDC-DCコンバータ回路の変換効率の低下と いう問題点は起こらないものの、現実にメインスイッチ ング素子Q1として使用できるNチャネルMOSFET が5V駆動のものであることから、5V未満の電圧で動 作する負荷に対して適用できないという問題点がある。

【0019】最近では、2~3Vで動作する電池駆動型 装置が普及しつつある。このような負荷に対して図16 に示すDC-DCコンパータ回路に従って電源を供給す る構成を採る場合、DC-DCコンパータ回路の出力電 圧を使ってコンデンサCc をチャージアップすることか ら、メインスイッチング素子Q1として、2~3V駆動 のNチャネルMOSFETを使用する必要がある。

【0020】しかるに、2~3 V駆動のNチャネルMO SFETは、オン抵抗が大きく、流せる電流も小さく、 ソースードレイン間の耐圧も低くて、電力の制御用に用 いることはできない。これから、図16に示す従来技術 は、現実的には5V未満の電圧で動作する負荷に対して 適用できない。

【0021】本発明はかかる事情に鑑みてなされたもの に示す従来技術に従っていると、安定化回路200の損 50 であって、低い電圧の供給を可能にしつつ、高い変換効

率を実現する新たなDC-DCコンバータ回路の提供を 目的とする。

## [0022]

【課題を解決するための手段】この目的を達成するため に、本発明のDC-DCコンバータ回路では、動作制御 信号に応じて入力電圧をオンオフするメインスイッチン グ素子を備えることで、DC-DC変換を実行する構成 を採るときにあって、入力電圧より規定の電圧低い電圧 を生成するレベルシフト回路と、入力電圧とレベルシフ ト回路の出力電圧との差分値の大きさを持つフローティ 10 ング電源を生成する電源生成回路と、電源生成回路の生 成するフローティング電源によりチャージアップするコ ンデンサと、メインスイッチング素子の動作制御信号に 応じて、コンデンサの充電電圧により生成される駆動電 圧をメインスイッチング素子に供給するドライバ回路と を備える構成を採る。

【0023】この構成を採るときにあって、メインスイ ッチング素子とは逆動作モードでオンオフ動作する同期 整流型スイッチング素子が設けられるときに、メインス イッチング素子の動作制御信号に応じて、電源生成回路 20 の生成するフローティング電源を駆動電圧として同期整 流型スイッチング素子に供給する第2のドライバ回路を 備えることがある。

【0024】そして、この構成を採るときにあって、メ インスイッチング素子とは逆動作モードでオンオフ動作 する同期整流型スイッチング素子が設けられるときに、 入力電圧とレベルシフト回路の出力電圧との差分値の大 きさを持つフローティング電源を生成する第2の電源生 成回路と、メインスイッチング素子の動作制御信号に応 じて、第2の電源生成回路の生成するフローティング電 30 源を駆動電圧として同期整流型スイッチング素子に供給 する第2のドライバ回路とを備えることがある。

【0025】このように構成される本発明のDC-DC コンパータ回路では、レベルシフト回路が入力電圧より 規定の電圧低い電圧を生成し、電源生成回路は、入力電 圧とレベルシフト回路の出力電圧との差分値の大きさを 持つフローティング電源を生成する。

【0026】これを受けて、コンデンサは、電源生成回 路の生成するフローティング電源によりチャージアップ し、ドライバ回路は、メインスイッチング素子の動作制 40 御信号に応じて、コンデンサの充電電圧により生成され る駆動電圧をメインスイッチング素子に供給すること で、メインスイッチング素子の動作を制御する。

【0027】このとき、第2のドライバ回路は、電源生 成回路(あるいは第2の電源生成回路)の生成するフロ ーティング電源を駆動電圧として同期整流型スイッチン グ素子に供給することで、同期整流型スイッチング素子 の動作を制御する。

【0028】このようにして、本発明のDC-DCコン バータ回路では、消費電力の小さいレベルシフト回路と 50 電圧降下の小さい電源生成回路とを用いてフローティン

電圧降下の小さい電源生成回路とを用いてフローティン グ電源を生成し、そのフローティング電源を駆動電圧と してメインスイッチング素子の動作を制御するという構っ 成を採るので、高い変換効率を実現できるようになる。

ጸ

【0029】そして、DC-DCコンバータ回路の出力 電圧を使ってメインスイッチング素子の動作を制御する という構成を採らないので、負荷に供給する電圧が小さ い場合にあっても、電力の制御に好適なメインスイッチ ング素子を用いることができるようになる。

【0030】そして、変換効率の向上を図るために同期 整流型スイッチング素子が設けられるときにも、同様に フローティング電源を生成して同期整流型スイッチング 素子の動作を制御するという構成を採るので、高い変換 効率を実現できるようになる。

【0031】また、本発明のDC-DCコンバータ回路 では、動作制御信号に応じて入力電圧をオンオフするメ インスイッチング素子を備えることで、DC-DC変換 を実行する構成を採るときにあって、入力電圧より規定 の電圧低い電圧を生成するレベルシフト回路と、入力電 圧とレベルシフト回路の出力電圧との差分値の大きさを 持つフローティング電源を生成する電源生成回路と、メ インスイッチング素子の動作制御信号に応じて、電源生 成回路の生成するフローティング電源を駆動電圧として メインスイッチング素子に供給するドライバ回路とを備 える構成を採る。

【0032】この構成を採るときにあって、メインスイ ッチング素子とは逆動作モードでオンオフ動作する同期 整流型スイッチング素子が設けられるときに、入力電圧 とレベルシフト回路の出力電圧との差分値の大きさを持 つフローティング電源を生成する第2の電源生成回路 と、メインスイッチング素子の動作制御信号に応じて、 第2の電源生成回路の生成するフローティング電源を駆 動電圧として同期整流型スイッチング素子に供給する第 2のドライバ回路とを備えることがある。

【0033】このように構成される本発明のDC-DC コンバータ回路では、レベルシフト回路が入力電圧より 規定の電圧低い電圧を生成し、電源生成回路は、入力電 圧とレベルシフト回路の出力電圧との差分値の大きさを 持つフローティング電源を生成する。

【0034】これを受けて、ドライバ回路は、メインス イッチング素子の動作制御信号に応じて、電源生成回路 の生成するフローティング電源を駆動電圧として、メイ ンスイッチング素子に供給する。

【0035】このとき、第2のドライバ回路は、第2の 電源生成回路の生成するフローティング電源を駆動電圧 として同期整流型スイッチング素子に供給することで、 同期整流型スイッチング素子の動作を制御する。

【0036】このようにして、本発明のDC-DCコン パータ回路では、消費電力の小さいレベルシフト回路と グ電源を生成し、そのフローティング電源を駆動電圧と してメインスイッチング素子の動作を制御するという構 成を採るので、高い変換効率を実現できるようになる。

【0037】そして、DC-DCコンパータ回路の出力 電圧を使ってメインスイッチング素子の動作を制御する という構成を採らないので、負荷に供給する電圧が小さ い場合にあっても、電力の制御に好適なメインスイッチ ング素子を用いることができるようになる。

【0038】そして、変換効率の向上を図るために同期 整流型スイッチング素子が備えられるときにも、同様に 10 フローティング電源を生成して同期整流型スイッチング 素子の動作を制御するという構成を採るので、高い変換 効率を実現できるようになる。

[0039]

【発明の実施の形態】以下、実施の形態に従って本発明 を詳細に説明する。

【0040】図1に、本発明のDC-DCコンパータ回 路の一実施例を図示する。

【0041】この実施例に従う本発明のDC-DCコン バータ回路は、図2に示すようなノートPCなどに実装 されるものであり、PWM制御回路100の発振するP WM制御信号に応じて、NチャネルMOSFETで構成 されるとメインスイッチング素子Q1をオンオフするこ とでDC-DC変換を実行する構成を採るときにあっ て、入力電圧Vinを入力として、その入力電圧Vinより も規定の電圧低い電圧Vinc を生成するレベルシフト回 路10と、入力電圧Vinとレベルシフト回路10の出力 電圧Vinc とを入力として、その2つの電圧の差分値の 大きさを持つフローティング電源を生成するとともに、 マイナス電位側出力端子を接地するスイッチドキャパシ 夕回路20と、スイッチドキャパシタ回路20のプラス 電位側出力端子とメインスイッチング素子Q1のソース との間に設けられて、ダイオードDc を介して供給され るスイッチドキャパシタ回路20の電圧によりチャージ アップするコンデンサCcと、図15に示すような回路 構成に従い、PWM制御回路100の発振するPWM制 御信号に応じて、コンデンサCc の電圧かメインスイッ チング素子Q1のソース電圧のいずれか一方を選択し て、メインスイッチング素子Q1のゲートに入力するド ライバ回路30とを備える構成を採っている。

【0042】ここで、フライホイールダイオードDd は、メインスイッチング素子Q1がオフしているとき に、接地からインダクタンスしに流れる電流の経路を確 保するために設けられている。

【0043】図3にレベルシフト回路10の一実施例、 図4にスイッチドキャパシタ回路20の一実施例を図示 する。

【0044】レベルシフト回路10は、図3に示すよう な回路構成に従って、入力電圧Vinより規定のレベルシ 生成して出力するように動作する。

【0045】一方、スイッチドキャパシタ回路20は、 図4に示すように、入力電圧Vinとレベルシフト回路1 0の出力電圧Vinc とを入力として、発振器21の出力 する規定周波数の発振信号に従って開閉動作する第1の スイッチ22と、第1のスイッチ22が閉じるときに充 電動作する第1のコンデンサ23と、第1のコンデンサ 23の充電電圧を入力として、発振器21の出力する発 振信号に従って第1のスイッチ22と逆動作モードで開 閉動作する第2のスイッチ24と、第2のスイッチ24 が閉じるときに充電動作する第2のコンデンサ25とを 備える。

10

【0046】この回路構成に従って、スイッチドキャパ シタ回路20は、入力電圧Vinとレベルシフト回路10 の出力電圧Vinc との差分値の大きさを持つフローティ ング電源を生成するように動作する。

【0047】レベルシフト回路10は、図3に示すよう な回路構成を採るときに、図5に示すように、レベルシ フト電圧Vcrmpを複数用意する構成を採って、外部から の指示に従っていずれかのレベルシフト電圧Vcrmpを選 択することで、出力電圧を変更することが可能となる回 路構成を採ることがある。この回路構成を用いると、入 力電圧Vinが変更されたり、入力電圧Vinが低下するよ うな場合に、それに対処できるようになる。

【0048】また、スイッチドキャパシタ回路20は、 図4の実施例では発振器21を備える構成を採ったが、 図6に示すように、PWM制御回路100の発振するP WM制御信号を使って第1及び第2のスイッチ22, 2 3の開閉を制御する構成を採ることも可能である。この 構成を採ると、発振器21を省略することが可能にな り、発振器21を備える場合に比べて低消費電力化を実 現できる。

【0049】このように構成される図1の実施例では、 レベルシフト回路10は、入力電圧Vinより規定のレベ ルシフト電圧Vermpだけ低い電圧Vinc を生成して出力 し、これを受けて、スイッチドキャパシタ回路20は、 入力電圧Vinとレベルシフト回路10の出力電圧Vinc との差分値の大きさを持つフローティング電源を生成す る.

【0050】一方、ドライバ回路30は、PWM制御信 40 号に応じて、メインスイッチング素子Q1のソース電圧 を選択してメインスイッチング素子Q1のゲートに入力 することで、メインスイッチング素子Q1をオフさせ る。このとき、コンデンサCcは、スイッチドキャパシ 夕回路20からの電源供給を受けてチャージアップす

【0051】続いて、ドライバ回路30は、PWM制御 信号に応じて、コンデンサCc の電圧を選択してメイン スイッチング素子Q1のゲートに入力することで、メイ フト電圧Vcrmpだけ低い電圧Vinc(=Vin-Vcrmp) を 50 ンスイッチング素子Q1のゲートに、メインスイッチン

11

グ素子Q1のソース電圧にコンデンサCc の電圧の加算された電圧を印加することで、メインスイッチング素子Q1をオンさせる。

【0052】このようにして、図1の実施例では、スイッチドキャパシタ回路20の生成するフローティング電源を使ってコンデンサCcをチャージアップすることで、メインスイッチング素子Q1のオン動作を制御するように処理するのである。

【0053】従来技術で用いている安定化回路200の 損失は、上述したように、

安定化回路の消費電力×Vin+ (Vin-Vout ) × I out

Vin : 入力電圧 Vout : 出力電圧 I out : 出力電流

となるのに対して、本発明で用いるレベルシフト回路 1 0 の損失は、

レベルシフト回路の消費電力×Vin+スイッチドキャパシタ回路の消費電力≒レベルシフト回路の消費電力×Vin

Vin :入力電圧

となり、「  $(Vin-Vout) \times Iout$ 」という項による消費電力がなく有利である。

【0054】更に、従来技術で用いている安定化回路200の降下電圧は0.5V程度であるのに対して、本発明で用いるスイッチドキャパシタ回路20の電圧降下は0.1V以下となり、入力電圧Vinを従来技術よりも低く設定することができる。従って、「レベルシフト回路の消費電力×Vin」で規定される消費電力も、「安定化回路の消費電力×Vin」で規定される消費電力より小さくなる。

【0055】これから、図1の実施例に従うと、従来技術よりもDC-DC変換効率を高めることができるようになる。そして、DC-DCコンバータ回路の出力電圧を使ってコンデンサCcをチャージアップするという構成を採らないので、負荷に供給する電圧が小さい場合にあっても、NチャネルMOSFETで構成されるとメインスイッチング素子Q1として、電力の制御に好適なものを用いることができる。

【0056】図7に、本発明のDC-DCコンパータ回 40 路の他の実施例を図示する。

【0057】この実施例では、図1の実施例で備えるコンデンサCc及びダイオードDcを省略する構成を採っている。そして、スイッチドキャパシタ回路20のマイナス電位側出力端子をNチャネルMOSFETで構成されるとメインスイッチング素子Q1のソースに接続するとともに、ドライバ回路30の代わりに、PWM制御回路100の発振するPWM制御信号に応じて、スイッチドキャパシタ回路20のプラス電位側出力端子の出力電圧かメインスイッチング素子Q1のソース電圧のいずれ50

か一方を選択して、メインスイッチング素子Q1のゲートに入力するドライバ回路40を備える構成を採っている。

12

【0058】この構成に従って、スイッチドキャパシタ回路20の持つコンデンサ25を図1の実施例で備えるコンデンサCcと兼用することが可能になることで、図1の実施例で備える必要のあったコンデンサCc及びダイオードDcを省略できるようになる。

【0059】この実施例に従うと、図1の実施例で必要とした逆流防止用のダイオードDcが不要となり、これによる電圧降下がなくなることで、入力電圧Vinを更に低く設定できるようになる。これにより、図1の実施例よりも更にDC-DC変換効率を高めることができるようになる。

【0060】図8に、本発明のDC-DCコンパータ回路の他の実施例を図示する。

【0061】この実施例は、図1の実施例で備えるフライホイールダイオードDdに代えて、NチャネルMOSFETで構成される同期整流型スイッチング素子Q2を20 備える場合の構成例である。

【0062】この同期整流型スイッチング素子Q2は、メインスイッチング素子Q1がオンするときにオフし、メインスイッチング素子Q1がオフするときにオンするように動作するものであり、この動作を実現するために、図8の実施例では、図1の実施例の構成に加えて、PWM制御回路100の発振するPWM制御信号に応じて、接地かスイッチドキャパシタ回路20の出力電圧のいずれか一方を選択して、同期整流型スイッチング素子Q2のゲートに入力するドライバ回路50を備える構成を採っている。

【0063】このドライバ回路50は、PWM制御回路100の発振するPWM制御信号に応じてドライバ回路30がメインスイッチング素子Q1をオンするときに、接地を選択して同期整流型スイッチング素子Q2をオフさせ、PWM制御回路100の発振するPWM制御信号に応じてドライバ回路30がメインスイッチング素子Q1をオフするときに、スイッチドキャパシタ回路20の出力電圧を選択して同期整流型スイッチング素子Q2をオンさせるように動作する。

【0064】この実施例に従うと、フライホイールダイオードDdの電圧降下よりもNチャネルMOSFETの電圧降下の方が小さいので、図1の実施例よりも更にDCので換効率を高めることができるようになる。

【0065】図9に、本発明のDC-DCコンパータ回路の他の実施例を図示する。

【0066】この実施例は、図7の実施例で備えるフライホイールダイオードDdに代えて、NチャネルMOSFETで構成される同期整流型スイッチング素子Q2を

備える場合の構成例である。

【0067】この同期整流型スイッチング素子Q2は、メインスイッチング素子Q1がオンするときにオフし、メインスイッチング素子Q1がオフするときにオンするように動作するものであり、この動作を実現するために、図9の実施例では、図7の実施例の構成に加えて、スイッチドキャパシタ回路20と同一の構成によりフローティング電源を生成するとともに、マイナス電位側出力端子を接地する第2のスイッチドキャパシタ回路60と、PWM制御回路100の発振するPWM制御信号に10応じて、接地か第2のスイッチドキャパシタ回路60の出力電圧のいずれか一方を選択して、同期整流型スイッチング素子Q2のゲートに入力するドライバ回路70とを備える構成を採っている。

【0068】このドライバ回路70は、PWM制御回路100の発振するPWM制御信号に応じてドライバ回路40がメインスイッチング素子Q1をオンするときに、接地を選択して同期整流型スイッチング素子Q2のゲートに入力することで同期整流型スイッチング素子Q2をオフさせ、PWM制御回路100の発振するPWM制御20信号に応じてドライバ回路40がメインスイッチング素子Q1をオフするときに、第2のスイッチドキャパシタ回路60の出力電圧を選択して同期整流型スイッチング素子Q2のゲートに入力することで同期整流型スイッチング素子Q2をオンさせるように動作する。

【0069】この実施例に従うと、フライホイールダイオードDdの電圧降下よりもNチャネルMOSFETの電圧降下の方が小さいので、図7の実施例よりも更にDC一DC変換効率を高めることができるようになる。

【0070】図10に、本発明のDC-DCコンパータ 回路の他の実施例を図示する。

【0071】この実施例は、図8の実施例を前提としつつ、スイッチドキャパシタ回路20と同一の構成によりフローティング電源を生成するとともに、マイナス電位側出力端子を接地する第2のスイッチドキャパシタ回路60を用意する構成を採って、ドライバ回路50が、スイッチドキャパシタ回路20の出力電圧に代えて、この第2のスイッチドキャパシタ回路60の出力電圧を選択するという構成を採っている。

【0072】この実施例に従う場合でも、図8の実施例 40 と同様のDC-DC変換効率を得ることができる。

【0073】図11に、本発明のDC-DCコンパータ 回路の他の実施例を図示する。

【0074】この実施例は、図8の実施例に従うときに、スイッチドキャパシタ回路20の生成するフローティング電源をPWM制御回路100の電源として用いる構成を採っている。この構成を採ると、PWM制御回路100の電源を別に用意しなくても済むようになる。

【0075】図12に、本発明のDC-DCコンパータ 回路の他の実施例を図示する。 【0076】この実施例は、図9の実施例に従うときに、第2のスイッチドキャパシタ回路60の生成するフローティング電源をPWM制御回路100の電源として用いる構成を採っている。この構成を採ると、PWM制

14

御回路100の電源を別に用意しなくても済むようになる。

【0077】図13に、本発明のDC-DCコンバータ 回路の他の実施例を図示する。

【0078】この実施例は、図10の実施例に従うときに、第2のスイッチドキャパシタ回路60の生成するフローティング電源をPWM制御回路100の電源として用いる構成を採っている。この構成を採ると、PWM制御回路100の電源を別に用意しなくても済むようになる。

【0079】図示実施例に従って本発明を説明したが、本発明はこれに限定されるものではない。例えば、レベルシフト回路10は図3に示したものに限られるものではなく、また、スイッチドキャパシタ回路20や第2のスイッチドキャパシタ回路60は図4に示したものに限られるものではない。

[0080]

【発明の効果】以上説明したように、本発明のDC-DCコンバータ回路では、消費電力の小さいレベルシフト回路と電圧降下の小さい電源生成回路とを用いてフローティング電源を生成し、そのフローティング電源を駆動電圧としてメインスイッチング素子の動作を制御するという構成を採るので、高い変換効率を実現できるようになる。

【0081】そして、DC-DCコンパータ回路の出力 電圧を使ってメインスイッチング素子の動作を制御する という構成を採らないので、負荷に供給する電圧が小さ い場合にあっても、電力の制御に好適なメインスイッチ ング素子を用いることができるようになる。

【0082】そして、変換効率の向上を図るために同期整流型スイッチング素子が備えられるときにも、同様にフローティング電源を生成して同期整流型スイッチング素子の動作を制御するという構成を採るので、高い変換効率を実現できるようになる。

【図面の簡単な説明】

) 【図1】本発明の一実施例である。

【図2】本発明の実装される装置の説明図である。

【図3】レベルシフト回路の一実施例である。

【図4】スイッチドキャパシタ回路の一実施例である。

【図5】レベルシフト回路の他の実施例である。

【図6】スイッチドキャパシタ回路の他の実施例である。

【図7】本発明の他の実施例である。

【図8】本発明の他の実施例である。

【図9】本発明の他の実施例である。

【図10】本発明の他の実施例である。

50

【図11】本発明の他の実施例である。

【図12】本発明の他の実施例である。

【図13】本発明の他の実施例である。

【図14】従来技術の説明図である。

【図15】ドライバ回路の説明図である。


【図16】従来技術の説明図である。

【符号の説明】

Q1 メインスイッチング素子

【図1】

#### 本発明の一実施例



Cc コンデンサ

Dc ダイオード

Dd ダイオード

L インダクタンス

10 レベルシフト回路


20 スイッチドキャパシタ回路

30 ドライバ回路

100 PWM制御回路

【図2】

#### 本発明の実装される装置の説明図




【図3】


#### レベルシフト回路の一実施例



## スイッチドキャパシタ回路の一実施例









【図14】

#### スイッチドキャパシを同数の前の事体間

#### 従来技術の眨明図






【図5】

【図7】

【図8】


## レベルシフト回路の他の実施例 本発明の他の実施例






【図15】

#### ドライバ回路の説明図




【図9】

本勢明の後の実 ## 84





[図10]

#### 本発明の他の実施例




【図11】






【図12】

#### 本発明の他の実施例



【図13】

本発明の他の実施例



【図16】

#### 從來技術の説明図

